T Trigger Knowledge Guide - För- och nackdelar, hur det fungerar, typer

T-flip-flops liknar JK-flip-flops.Genom att ansluta J- och K-ingångarna kan man härleda en T-flip-flop.Liksom en D-flip-flop har den bara en extern ingång tillsammans med en klocka.

flip-flops är de enklaste enheterna i digitala automat som visar två stabila tillstånd.En stat har ett värde på "1" och det andra ett "0."Enhetens tillstånd och den binära informationen som lagras i den bestäms av utgångssignalerna: direkt och omvänd.Om en potential ställs in på den direkta utgången som motsvarar den logiska utgången är enheten i ett enda triggertillstånd (den omvända utgångens potential motsvarar logisk noll).Om det inte finns någon potential på direktutgången är enheten i nolltillståndet.

T-FLIP-FLOPS kommer främst i två sorter:

Asynkron T-trigger

Synkron T-trigger

Båda typerna av T-FLIP-FLOPS fungerar på liknande sätt.Den enda skillnaden är att övergå från en stat till en annan.Den asynkrona typen utför denna övergång direkt, medan den synkrona typen fungerar baserat på denna signal.

Vid utvärdering av ett scenario där klockingången alltid är hög (1) är det nödvändigt att ta hänsyn till de två potentiella tillstånden i växlingen (T), antingen hög (1) eller låg (0).Låt oss beskriva resultaten för varje tillstånd och de logiska grindinteraktioner som är inblandade.

• Utgångstillstånd: Här är både GATE1 och GATE2 och grindar anslutna till T (inställda på 0).
• GATE1 och GATE2 -utgången: Eftersom AN och GATE -utgångar 0 när någon av dess ingångar är 0 kommer utgångarna till GATE1 och GATE2 alltid att vara 0, oavsett deras andra ingångar.
• GATE3/Q (N+1) Logik: GATE3 påverkas av utgången från GATE1.När GATE1 matar ut 0, förenklar GATE3: s logikekvation inte (0 eller inte Q), vilket resulterar i Q.
• GATE4/Q (N+1) 'Logik: GATE4 följer ett liknande mönster, vilket inte producerar (0 eller Q), förenklande till inte Q eller Q'.

• Antagande av GATE1 = 0 och GATE2 = 0, och att använda kännetecknet för och grindar (alla ingångar på 0 resulterar i en utgång på 0) är operationen enkel:
• GATE3/Q (n+1) beräknas som Q och bibehåller det nuvarande tillståndet.
• Gate4/Q (n+1) 'resulterar i q', komplementet för det nuvarande tillståndet.

• Utgångsvillkor: När T är inställt på 1 återspeglar ingångarna till GATE1 och GATE2 utgångarna från andra logiska operationer, vilket påverkar deras utgångar.
• GATE1 och GATE2 -utgång: GATE1 ansluter direkt till det aktuella tillståndet Q och GATE2 till inte Q eller Q '.
• GATE4/Q (N+1) 'Logik: Här förenklar ekvationen eftersom ingångarna till och grinden är motsatser (Q och inte Q), vilket resulterar i 0.
• GATE3/Q (n+1) Logik: Å andra sidan behandlar GAT3 inte q eller q ', och utmatning inte (q och 0), förenklande till inte q eller q'.

• Logikinställningen leder till intressanta interaktioner:
• GATE1 = Q, GATE2 = Q ', som påverkar efterföljande logikprocesser.
• Gate4/Q (n+1) 'beräknar direkt som 0, eftersom och operationen mellan Q och inte Q inte kan vara sant.
• GATE3/Q (n+1) beräknar sedan som Q ', som är växlingen från det föregående tillståndet när t var 0.

Vi kommer att använda denna sanningstabell för att sammanställa en karakteristisk tabell för T-flip-flopen.I sanningstabellen kan du bara se en ingång T och en utgång Q (n+1).I den karakteristiska tabellen kommer du dock att se två ingångar T och QN och en utgång Q (n+1).

Från logikdiagrammet ovan är det tydligt att Qn och Qn 'är två komplementära utgångar, som också fungerar som ingångar för GATE3 och GATE4, därför betraktar vi QN (dvs det aktuella tillståndet för flip-flop) som en ingång, och Q (n+1) som utgången för nästa tillstånd.

Efter att ha slutfört den karakteristiska tabellen kommer vi att konstruera en 2-variabel K-map för att härleda den karakteristiska ekvationen.

Från K-kartan får du två par.Att lösa båda får vi följande karakteristiska ekvation:

Q (n + 1) = tqn ' + t’qn = t xor qn

I digitala kretsar erbjuder T-FLIP-flops flera betydande fördelar som förenklar deras funktion och integration:

• Enkel inmatning enkelhet: T-FLIP-FLOPS har bara en inmatning, vilket förenklar deras drift.Denna enda ingång kan växla mellan höga och låga tillstånd, vilket gör att den kan integreras sömlöst i kretskonstruktioner och enkelt ansluta till andra digitala kretsar.
• Inga ogiltiga tillstånd: T-FLIP-FLOPS saknar ogiltiga tillstånd, vilket hjälper till att förhindra oförutsägbart beteende i digitala system.Denna tillförlitlighet är avgörande för att upprätthålla konsekvent systemprestanda.
• Minskad strömförbrukning: Jämfört med andra flip-flops konsumerar T-flip-flops mindre kraft.Denna energieffektivitet är fördelaktig för att förlänga batteriets livslängd för bärbara enheter och minska energikostnaderna för stora digitala system.
• Bistable Operation: Liksom andra flip-flops har T-FLIP-FLOPS bistabil drift, vilket innebär att de kan på obestämd tid hålla antingen tillstånd (0 eller 1) tills de utlöses av en insignal.Denna egenskap är väsentlig för applikationer som kräver stabil, långvarig lagring av en-bitdata.
• Enkel implementering: T-FLIP-FLOPS kan enkelt implementeras med hjälp av grundläggande logiska grindar.Denna enkelhet gör dem till ett ekonomiskt genomförbart val för många digitala system, vilket hjälper till att minska de totala systemkostnaderna.

Trots dessa fördelar har T-FLIP-FLOPS också vissa begränsningar som kan påverka deras lämplighet för vissa applikationer:

• Inverterad utgång: Utgången från T-FLIP-FLOPS är motsatsen till dess ingång, vilket kan komplicera utformningen av tidsgränser och göra designen mer komplex.Formgivare måste överväga detta för att säkerställa korrekt kretsbeteende.
• Begränsad funktionalitet: T-FLIP-FLOPS kan bara lagra en bit information och kan inte utföra komplexa operationer som tillägg eller multiplikation, vilket begränsar deras användning i grundläggande minnesuppgifter.
• Känslighet för fel: T-FLIP-FLOPS kan vara känsliga för glitches och brus på insignalen, vilket kan orsaka oväntade tillståndsförändringar.Denna känslighet kan leda till oförutsägbart beteende i digitala system, särskilt i miljöer med hög elektronisk störning.
• Förökningsfördröjning: Liksom alla flip-flops möter T-FLIP-FLOPS-förseningar, som kan införa timingproblem i system med strikta tidsbegränsningar.Dessa förseningar måste beaktas under systemdesign för att undvika tidsfel och säkerställa tillförlitlig drift.

T-FLIP-FLOPS används i olika verkliga applikationer inklusive:

• Frekvensavdelning: T-FLIP-FLOPS används ofta för att halvera frekvensen för en klocksignal.Genom att växla av tillståndet för flip-flopen med varje klockpuls delar de effektivt frekvensen av insignalen med två, vilket gör dem idealiska för exakt tidpunkt och digitala klockor och frekvenssynteser.
• Frekvensfördubbling: Omvänt kan T-FLIP-flops också användas för att fördubbla frekvensen för en klocksignal, känd som frekvensfördubbling.Detta uppnås genom att konfigurera flip-flops i en installation som genererar en utgångsfrekvens dubbelt så stor som insignalen.
• Datalagring: T-FLIP-FLOPS kan användas som grundläggande byggstenar för att lagra enstaka databitar, där data måste sparas tillfälligt för ytterligare bearbetning eller överföring.Detta gör dem mycket användbara i applikationer som skiftregister och lagringsenheter.
• Räknare: En annan betydande tillämpning av T-FLIP-FLOPS är att skapa binära räknare.De kan kopplas samman med andra digitala logikgrindar för att konstruera räknare som kan öka eller minska räkningen baserat på designkrav.